


Elettronica 1 – Ingegneria Biomedica

Es. 1

Si consideri il circuito riportato in Figura 1 e si supponga ideale l'amplificatore operazionale ($A \rightarrow \infty$, $Z_{in} \rightarrow \infty$, $Z_{out} = 0$).


$$R_1 = 10k\Omega; R_2 = 100k\Omega; R_3 = 100k\Omega; C_1 = 1,45nF; C_2 = 16nF$$

- Si determini la funzione di trasferimento tra la tensione di ingresso e la tensione di uscita e si disegni il diagramma di Bode (quotato!) del modulo.
- Data un ingresso $V_{in}(t) = 0,1V \sin(2\pi 100kHz \cdot t)$, tracciare il diagramma di $V_{out}(t)$.
- Dire come cambierebbe il grafico di $V_{out}(t)$, se a V_{in} fosse sovrapposta una tensione costante pari a 5V.
- Dire come cambierebbe la V_{out} , se l'operazionale avesse uno slew rate massimo pari a $0,5V/\mu s$. Disegnare qualitativamente l'andamento della $V_{out}(t)$ per V_{in} pari alla sinusoide del punto b.



Es. 2

Si supponga V_{in} pari a $5V \sin(\omega t)$. Disegnare l'andamento di $V_{out}(t)$, determinando l'ampiezza massima e minima del segnale d'uscita.




Es. 3

Il MOSFET ha le seguenti caratteristiche: $V_T = -1,5V$, $k = 1/2 \mu C_{ox} W/L = -1mA/V^2$.

Si determini:

- 1) la polarizzazione del circuito (tutte le tensioni e le correnti) in assenza di segnale e la zona di funzionamento del transistor (triode/saturazione) giustificando la risposta;
- 2) il guadagno V_{out}/V_{in} a media frequenza (esaurito l'effetto di C_{in} e non ancora intervenuta C_1),
- 3) il guadagno V_{out}/V_{in} ad alta frequenza (esaurito l'effetto sia di C_{in} che di C_1),
- 4) la massima dinamica di ingresso oltre la quale il MOSFET satura o si interdice, nel caso in cui C_1 non sia ancora intervenuta.



Es. 4

- Con riferimento alla figura 4 e supponendo che le porte logiche siano alimentate alla tensione V_{CC} , determinare il valore della tensione al nodo D per le seguenti combinazioni degli ingressi: 1) A=1 B=0 C=0 e 2) A=1 B=1 C=0.
- Calcolare il tempo necessario affinché la tensione al nodo U giunga al 50% di V_{CC} , supponendo che gli ingressi passino dallo stato logico 1) allo stato logico 2) del punto precedente.
- Sulla base del ritardo calcolato al punto b), stimare la massima frequenza di funzionamento del circuito.




Figura 4