


**Esercizio 1**

Si consideri il circuito mostrato nella Fig. 1. Si assuma inizialmente l'amplificatore operazionale ideale.

- Determinare il guadagno  $V_{out}/V_{in}$  a bassa frequenza (C circuito aperto) ed alta frequenza (C corto circuito).
- Tracciare il diagramma di Bode della funzione di trasferimento  $V_{out}/V_{in}$ , quotando tutti i punti significativi.
- Nel caso d'ingresso sinusoidale a frequenza  $f=100\text{kHz}$ , determinare l'ampiezza massima della sinusoide affinché l'operazionale non saturi. Ripetere l'esercizio nel caso di  $f=5\text{kHz}$ .
- Assumendo ora l'amplificatore operazionale con guadagno in continua  $A_0=10^5$  e frequenza del primo polo  $f_0=100\text{Hz}$ , determinare l'intervallo di frequenze in cui il circuito è ben retroazionato.



**Fig. 1**

$R_1=10\text{k}\Omega$      $R_3=40\text{k}\Omega$      $A_0=10^5$      $|V_{sat}|=10\text{V}$   
 $R_2=5\text{k}\Omega$      $C=3\text{nF}$      $f_0=100\text{Hz}$


**Esercizio 2**

Si consideri il circuito mostrato nella Fig. 2.a, in cui  $R_1=R_2=10\text{k}\Omega$ . Si assuma la tensione d'ingresso  $V_i(t)$  con l'andamento temporale riportato nella Fig. 2.c.


- Tracciare in un diagramma quotato l'andamento temporale della tensione  $V_u(t)$ .
- Tracciare in un diagramma quotato l'andamento temporale della corrente nel diodo.

Si consideri ora il circuito di Fig. 2.c in cui si è aggiunto un condensatore  $C=500\text{pF}$  tra massa e il nodo di uscita.


- Tracciare in un diagramma quotato il nuovo andamento temporale della tensione  $V_u(t)$ .



**Fig 2.a**



**Fig 2.b**




**Fig 2.c**

**Esercizio 3**

Si consideri il circuito mostrato nella Fig. 3.

- Studiare la polarizzazione del circuito, calcolando in particolare la tensione su tutti i nodi e la corrente in tutti i rami.
- Calcolare il guadagno di piccolo segnale  $G=v_{out}/v_{in}$  a media frequenza (C corto circuito).
- Tracciare il diagramma di Bode del modulo di  $G(s)$ , quotandone tutti i punti significativi.
- Si vuole ora filtrare i segnali con frequenza superiore ai 100kHz inserendo un secondo condensatore nel circuito. Indicare dove si collegherebbe il condensatore e determinarne il valore.



**Fig. 3**


$V_t=1\text{V}$      $R_S=2.5\text{k}\Omega$      $R_D=5\text{k}\Omega$   
 $k_n=1\text{mA/V}^2$      $R_1=10\text{k}\Omega$      $C=10\mu\text{F}$   
 $R_2=30\text{k}\Omega$

**Esercizio 4**


Le porte logiche del circuito mostrato nella figura 4 sono realizzate in tecnologia CMOS ed alimentate a +5V. Ciascuna porta logica introduce un ritardo di propagazione  $t_p=10\text{ns}$ . Su ciascun ingresso di ogni porta logica è presente una capacità parassita verso massa  $C_{IN}$ .

- Scrivere la tabella della verità del circuito.
- Siano  $B=1$  e  $C=1$ , mentre  $A$  abbia l'andamento riportato in figura 5. Rappresentare in un diagramma quotato l'andamento temporale dei segnali  $D$ ,  $E$  ed  $OUT$ .
- Siano ora  $B=1$ ,  $C=1$  ed  $A$  un clock con frequenza 1MHz; calcolare la potenza dissipata dalle porte logiche 1 e 4.

$t_p=10\text{ns}$      $C_{IN}=1\text{pF}$      $C_L=50\text{pF}$



**Fig. 4**



**Fig. 5**