

Esercizio 1

Si assuma inizialmente l'amplificatore operazionale ideale.

- Calcolare la corrente circolante in ciascun ramo del circuito e la tensione del nodo di uscita quando $V_{IN}=5V$ (costante).
- Determinare il guadagno del circuito V_{out}/V_{in} a bassa frequenza (C circuito aperto).

Si assuma ora l'amplificatore operazionale con guadagno in continua $A_0=10^5$, frequenza del polo $f_0=70Hz$ e tensione di alimentazione di $V_s=\pm 12V$.

- Rappresentare in un diagramma di Bode quotato l'andamento del guadagno d'anello G_{LOOP} . Indicare inoltre l'intervallo di frequenze in cui l'amplificatore è ben reazionato.
- Determinare il minimo e il massimo valore della tensione di ingresso V_{in} amplificati correttamente.




Fig. 1

$R_1=5k\Omega$	$R_4=10k\Omega$	$A_0=10^5$
$R_2=10k\Omega$	$C=50pF$	$f_0=70Hz$
$R_3=20k\Omega$		$V_s=\pm 12V$

Esercizio 2

Si considerino i circuiti mostrati in **Fig. 2.a, 2.b e 2.c** a cui è applicata in ingresso una corrente sinusoidale con ampiezza 10mA e frequenza 1kHz.

- Per il circuito di **Fig. 2.a** tracciare in un diagramma quotato l'andamento della tensione di uscita V_u .
- Per il circuito di **Fig. 2.b** tracciare in un diagramma quotato l'andamento della tensione di uscita V_u .
- Determinare la massima potenza dissipata dal diodo D_1 presente nel circuito di **Fig. 2.b**.
- Discutere l'andamento della tensione di uscita V_u del circuito in **Fig. 2.c**.




Fig 2.a




Fig 2.b




Fig 2.c

$R_1=1k\Omega$
$R_2=3k\Omega$

Esercizio 3

Si consideri il circuito mostrato nella **Fig. 3**.

- Calcolare la polarizzazione del circuito, vale a dire la tensione a tutti i nodi e la corrente in tutti i rami in assenza di segnale all'ingresso ($v_{in}=0V$).
- Calcolare il guadagno di piccolo segnale $G=v_{out}/v_{in}$ a bassa frequenza (C assimilabile ad un circuito aperto).
- Tracciare il diagramma di Bode del modulo del guadagno $G(s)=V_{out}/V_{in}$, quotandone i punti significativi.

$R_1=25k\Omega$	$R_2=5k\Omega$	$C=1nF$
$ V_T =0.6V$	$k=1mA/V^2$	




Fig. 3

Esercizio 4

Le porte logiche del circuito mostrato nella **Fig. 4** sono realizzate in tecnologia CMOS ed alimentate a 3V. Su ciascun ingresso di ogni porta logica è presente una capacità parassita verso massa C_{IN} . Sia il tempo di propagazione delle porte logiche trascurabile.

- Determinare la tabella della verità del circuito.
 - Determinare la potenza dissipata dal circuito quando B è un clock con frequenza 100MHz e A è costante ad un valore alto.
- Si assuma ora un ritardo di propagazione di $t_{12}=5ns$ per le porte NOT, $t_3=15ns$ per la porta AND e $t_4=8ns$ per la porta OR.

- Rappresentare in un diagramma temporale quotato l'andamento dei segnali in uscita di ciascuna porta logica in corrispondenza della transizione $A=0, B=0 \rightarrow A=1, B=0$.




Fig 4

$C_{IN}=0.1pF$	$t_{12}=5ns$	$t_3=15ns$
$C_L=1pF$	$t_4=8ns$	